国产EDA迎来里程碑：我国首个三维芯片物理设计工具正式亮相

据最新消息，国产数字EDA及IP领域企业合见工软近期集中展示了数项突破性产品与技术进展，涉及Agentic EDA智能体、三维芯片物理设计以及先进制程节点收敛等多个前沿方向。

此次亮相的成果包括：国内首套Agentic EDA智能体战略体系、全国第一款三维芯片物理设计软件，以及面向国产先进制程的节点收敛工具等。这些产品的问世，有效弥补了国产EDA在商用级3DIC物理设计、多种EDA智能体等细分领域的长期缺失。

在众多新品中，UniVista 3DIC Designer获得了业界的高度瞩目。作为合见工软自主研发的国内首款三维芯片物理设计工具，它标志着相关领域迈出了关键一步。

据了解，这款工具专门针对国产先进工艺节点开发，兼容逻辑折叠及韬定律两种技术路径，核心采用了完全自主开发的真三维布局引擎，旨在为芯片性能跃升和集成度突破提供坚实的工具保障。

合见工软指出，UniVista 3DIC Designer的成功落地，终结了国内在商用级3DIC物理设计工具方面长期空白的局面，为AI等高性能计算芯片构建了自主可控的三维设计基础。

有别于传统的二维芯片设计范式，UniVista 3DIC Designer定位为面向原生三维设计的全链条平台，重点覆盖2-die/3-die逻辑折叠、多裸片异构堆叠等新一代架构形态。

该平台融合了自动智能区域划分、跨Die多目标联合优化、物理场感知的器件摆放以及CPU/GPU异构并行加速等多项核心技术，能够对时序裕量、能耗、版图面积及热量分布等核心参数实施全局协同调优。

此外，该平台实现了从RTL或网表输入直至3DIC架构输出的完整闭环，有助于设计团队显著改善三维设计效率，压缩先进封装与三维芯片的整体研发周期。

合见工软强调，UniVista 3DIC Designer是国产首款拥有完全自主知识产权、基于原生三维重构理念打造的创新型EDA工具，推动国内EDA行业正式进入单元级原生3D设计的新纪元，也为充分挖掘逻辑折叠技术的潜能提供了不可或缺的工具手段。

在工程实现层面，该工具依托原生真三维布局框架结合GPU并行加速方案，能够应对十亿门级别的超大规模算力芯片设计需求，有效攻克超大容量网表运算、跨裸片时序与走线联动、热通量均衡、垂直互连限制、多层堆叠局部过热以及上下裸片面积配比等一系列复杂难题。

当前，AI芯片对计算吞吐、数据带宽和芯片密度的诉求持续攀升，而仅靠不断缩小晶体管尺寸来提升性能的做法正遭遇日益严峻的技术瓶颈与成本挑战。

在此背景下，以逻辑折叠和异构堆叠为代表的三维集成技术，已成为驱动芯片性能与集成度进一步增长的核心路径之一。

UniVista 3DIC Designer的面世，为国内芯片企业在成熟工艺平台上开展三维逻辑折叠探索及高端算力芯片研发，增添了一套全新的自主EDA工具选项。