2GHz干翻5GHz，AMD Zen6跑分曝出：单核暴涨29%

AMD下一代Medusa Point Zen 6架构APU又双叒现身Geekbench数据库了。这次的性能数据，比之前那次还要猛上一截。 爆料者HXL挖出的这颗工程样品，编号是100-000001713-33_N。

它装在Plum-MDS1评估平台上，用的是全新的FP10 BGA封装。这个平台，专门给功耗28W到45W区间的下一代AMD SoC准备的。 这颗芯片被认出来是锐龙9系列，配的是10核心20线程。核心布局挺讲究，是4颗Zen 6性能核加6颗Zen 6c能效核的混合架构。

缓存方面，有10MB二级缓存和32MB三级缓存。不过得提醒一句，这三级缓存容量可能有点误报。芯片标称基础频率是2.40GHz，但实测跑起来，只有2.00GHz到2.06GHz左右。 Geekbench 6.6.0里，这颗低频样品单核拿了3174分，多核15092分。

跟锐龙AI 9 365的平均成绩一比，单核高了大概29%，多核高了约22%。 要知道，Zen 5芯片加速频率能冲到5.0GHz，而这颗Zen 6样品才刚过2.0GHz。这么一对比，这一代架构的IPC提升，确实够惊人的。

这次跑分还头一回确认，Zen 6架构支持FP16 AVX-VNNI指令集。说白了，就是AMD要在下一代SoC里，给端侧AI补上完整的半精度浮点向量神经网络指令功能。 这事儿有讲究。指令集层面的进化，很可能跟NPU、GPU加速一块儿联动，把端侧AI任务的吞吐和能效一起往上抬。

工程样品嘛，跑的频率通常比正式量产版低不少。所以真到了发布那天，Zen 6 APU跟现在的Strix Point之间，性能差距说不定还得再拉开一截。 之前漏出来的消息说，AMD打算把10核APU跟12核桌面CCD拼一块儿，给旗舰型号堆到最多22个CPU核心。

集成显卡那边，预计配8组RDNA 3.5+计算单元。 Medusa Point预计2027年发布，外界基本都押宝它会先在CES 2027上露面。